طراحی و شبیه سازی مبدل آنالوگ به دیجیتال 12 بیتی ،60ms/s با ساختار sar a/d.

امروزه با بالا رفتن دقت و سرعت پردازشگرهای دیجیتال از یک طرف و روند رو به رشد سیستم های قابل حمل که عمدتا با باطری کار می کنند، از طرف دیگر، طراحی مبدل های آنالوگ به دیجیتال سریع و به خصوص کم مصرف، اجتناب ناپذیر است. به طوری که محدودیت های عملکرد سرعت این مبدل ها، تبدیل به محدودیت عملکرد کل سیستم پردازش دیجیتال می شود. همچنین کاهش توان مصرفی باعث افزایش طول عمر باطری، کاهش ابعاد آن و در نتیجه کاهش هزینه ی بسته بندی و خنک کردن سیستم می شود. مزیت دیگر کاهش توان مصرفی، قابلیت اطمینان ناشی از تاثیرات دمایی تراشه است. یک قانون سر انگشتی بیان می دارد که با افزایش هر 10 تا 20 درجه دمای تراشه، احتمال خطا در تراشه ها تقریبا دو برابر می شود. بررسی مسیر پیشرفت تکنولوژی cmos، حاکی از کاهش سریع در ابعاد ترانزیستورهاست. با کاهش طول کانال ماسفت ها ضخامت لایه ی اکسید کم شده، در نتیجه حداکثر ولتاژ قابل تحمل بین گیت و کانال کاهش می یابد. از این رو ولتاژ تغذیه ی مدارات مجتمع نیز با کوچکتر شدن ابعاد، کوچک تر می-شود. کوچکتر شدن منابع تغذیه، مطلوب مدارات دیجیتال بوده و منجر به کاهش توان مصرفی آنها می گردد. اما در مدارات آنالوگ، کاهش ولتاژ تغذیه، با حفظ مشخصات مطلوب مدار، حتی می تواند باعث افزایش توان مصرفی گردد [1]. یکی دیگر از خواسته های طراحان سیستم های پردازش دیجیتال مجتمع کردن مبدل های آنالوگ به دیجیتال، همراه قسمتهای پردازش دیجیتال بر روی یک تراشه می-باشد که با افزودن مشکلات جدیدی از جمله طراحی ولتاژ پایین، اثرات نویز بدنه و ...، طراحی این مبدل ها را مشکل تر کرده است. مبدل آنالوگ به دیجیتال به روش تقریب متوالی به دلیل داشتن بلوک های آنالوگی کمتر(فقط یک مقایسه گر) در ساختار خود، یکی از بهینه ترین مبدل ها از نظر مصرف توان بوده و سازگاری خوبی با کوچک شدن تکنولوژی cmos دارد. سرعت این مبدل ها پایین و رزولوشن (دقت) متوسطی دارند. البته با ارائه تکنیک هایی در کارهای مختلفی سرعت و دقت این مبدل ها تا حدودی افزایش یافته است. اما از آنجایی که مدارات داخلی مبدل با سرعت، n+1 (n، رزولوشن مبدل) برابر فرکانس نمونه-برداری مبدل کار می کنند لذا افزایش سرعت در این مبدل ها محدود به کسری از سرعت قابل دسترسی در تکنولوژی استفاده شده، می باشد، و افزایش سرعت در تکنولوژی های کوچکتر بهتر انجام می گیرد. از این رو علی رغم توان مصرفی بسیار پایین مبدل آنالوگ به دیجیتال به روش تقریب متوالی، دستیابی به رزولوشن های بالاتر از 10 بیت و سرعت های در حد چند ده مگاهرتز به سادگی با این ساختار امکان پذیر نیست] 2[. برای این منظور در این پایان نامه یک ساختاری مرکب از مبدل به روش تقریب متوالی و مبدل pipeline استفاده شده است. تا بتوان در کنار بهره جستن از توان مصرفی پایین مبدل به روش تقریب متوالی، سرعت و دقت را هم بالا برد. مبدل طراحی شده دارای دقت 12 بیت با سرعت ms/s30 می باشد، مهمترین کاربرد این مبدل در دوربینهای دیجیتال، سیستم های مخابراتی نظیر wi-fi چند آنتنه، سیستم های تصویربرداری پزشکی و ابزار دقیق می باشد. 1-2- ساختار پایان نامه در فصل دوم ابتدا تعریفی از مبدل آنالوگ به دیجیتال و پارامترهای آن ارائه شده و در ادامه به بررسی انواع مبدل های آنالوگ به دیجیتال و مقایسه آنها پرداخته می شود. فصل سوم به بررسی نحوه عملکرد مبدل آنالوگ به دیجیتال به روش تقریب متوالی، تشریح بلوک های سازنده ی آن و ساختارهای مختلف مطرح شده در مراجع برای هر یک از این بلوک ها، اختصاص یافته است. در فصل چهارم مبدل های آنالوگ به دیجیتال pipeline معرفی شده و نحوه عملکرد آن به همراه بلوک های سازنده آن توضیح داده شده است؛ در ادامه ی این فصل به تکنیک کالیبراسیون اشاره شده و روش تصحیح دیجیتالی خطا و تاثیر آن بیان شده اند. در فصل پنجم مبدل آنالوگ به دیجیتال پیشنهادی و دلایل انتخاب آن، توضیح داده شده سپس برای تک تک بلوکهای مبدل مورد نظر ساختاری طراحی شده و نتایج شبیه سازی آورده شده اند. نهایتاً در فصل ششم نتایج مبدل آنالوگ به دیجیتال پیشنهادی و همچنین پیشنهادات بیان شده اند.